Kirin 9030 Pro: секреты чипа SMIC без EUV-литографии

Аналитики SemiAnalysis разобрали Kirin 9030 Pro — флагманский SoC Huawei на базе техпроцесса SMIC N+3 — и обнаружили неожиданный результат. Несмотря на отсутствие доступа к EUV-оборудованию ASML, китайскому производителю удалось достичь плотности металлических слоёв, сопоставимой с Intel 18A. Разберёмся, как это стало возможным и что это значит для индустрии.

Один показатель — лучше, чем у Intel 18A

Kirin 9030 Pro установлен в смартфонах Huawei Mate 80 Pro и Mate 80 Pro Max. Специалисты SemiAnalysis провели детальный анализ кристалла и выяснили: минимальный шаг металлизации (слой M0) у чипа составляет всего 32,5 нм. Это теснее, чем у процессоров Intel Panther Lake на узле 18A, где аналогичный показатель равен 36 нм. Для сравнения: у MediaTek Helio G99, выпущенного на TSMC N6, этот показатель составляет около 40 нм.

Расчётная плотность транзисторов у SMIC N+3 достигает примерно 113 млн на мм², что незначительно превышает оценочные 108 млн на мм² у TSMC N6. Всё это — без использования EUV-литографии, на одном лишь DUV-оборудовании.

Как SMIC выжал максимум из DUV

Ключевой вопрос: каким образом SMIC добился плотности уровня EUV без самого EUV? Ответ кроется в производственной хитрости под названием Self-Aligned Quadruple Patterning (SAQP) — технике многократного самосовмещённого паттернирования. Метод позволяет эффективно умножать разрешение устаревшего DUV-оборудования.

Процесс выглядит следующим образом: сначала печатается относительно грубый рисунок, затем вдоль его краёв наносятся тонкие спейсерные материалы. Эти спейсеры становятся новой маской, способной задавать значительно более узкие структуры. Повторяя процедуру несколько раз, инженеры получают элементы куда меньше, чем позволяет исходная экспозиция. Цена вопроса — дополнительные маски, больше этапов совмещения, выше риск дефектов, ниже выход годных пластин и длиннее производственный цикл. По сути, SMIC компенсирует отсутствие EUV не превосходством литографии, а производственной настойчивостью.

Плотность без литографии: роль DTCO и архитектуры

Помимо литографических ухищрений, SemiAnalysis выделяет ещё один важный фактор — Design Technology Co-Optimization (DTCO). Это методология, при которой производственный процесс и архитектура чипа разрабатываются совместно, а не независимо друг от друга.

Вместо того чтобы полагаться исключительно на уменьшение транзисторов, инженеры оптимизируют стандартные логические ячейки: сокращают изолирующие области, перемещают контакты, уменьшают число финов транзистора и перерабатывают топологию. Кроме того, Huawei сделала ставку на большой объём кэш-памяти: чип оснащён 12 МБ System Level Cache (SLC) и несколькими распределёнными срезами L3. Это сокращает количество обращений к внешней памяти LPDDR5X, снижает задержки и уменьшает энергопотребление.

Из снимка кристалла, опубликованного пользователем @HiEq_2005 в X, также видны ключевые блоки: кастомные CPU-ядра Taishan V124, GPU Maleoon 935, блок Ascend NPU, встроенный 5G-A модем Balong, выделенные процессоры обработки изображений, дисплейный движок и DSP.

Реальная производительность разочаровывает

При всех инженерных достижениях реальная производительность Kirin 9030 Pro наглядно показывает его ограничения. Флагманский SoC Huawei по быстродействию примерно соответствует топовым Android-процессорам нескольких летней давности — несмотря на конкурентоспособную транзисторную плотность. Разрыв в энергоэффективности ещё более ощутим.

По данным SemiAnalysis, маленькие efficiency-ядра Apple способны обогнать главное CPU-ядро Huawei в целочисленных задачах при потреблении около 1 Вт, тогда как топовое ядро Huawei требует порядка 4,5 Вт. Архитектура Taishan демонстрирует производительность на уровне Arm Cortex-X2 образца 2021 года, тогда как Apple M1 2020 года по-прежнему значительно превосходит её по показателю IPC при аналогичном энергопотреблении. Вывод очевиден: плотность транзисторов сама по себе больше не определяет лидерство в полупроводниковой отрасли.

Tau Scaling и LogicFolding: ставка на будущее

Ранее в этом году Huawei представила на симпозиуме IEEE ISCAS концепцию Tau Scaling Law. Её автор — Хэ Тинбо, глава HiSilicon. Идея состоит в сокращении задержки распространения сигнала по всему чипу как следующего главного драйвера прогресса в полупроводниках. Уменьшение транзисторов — лишь часть уравнения.

Центральной технологией стратегии является LogicFolding — перераспределение схемных блоков для укорочения критических путей сигнала. По словам Huawei, будущие процессоры серии Kirin (предположительно Kirin 9040), запланированные к выходу в этом году, станут первыми коммерческими чипами с поддержкой LogicFolding. Компания рассчитывает, что долгосрочный технологический roadmap позволит к примерно 2031 году достичь плотности транзисторов, сопоставимой с техпроцессами класса 14 ангстрем (1,4 нм).

Собственный EUV: реально ли?

По данным недавнего расследования Reuters, китайские исследователи уже создали работающий прототип EUV-литографа — результат многолетней работы по освоению западных технологий. Прототип начал тестирование в начале 2025 года: он способен генерировать EUV-излучение, однако пока не производит функциональных чипов и существенно уступает оборудованию ASML в области прецизионной оптики. Источники Reuters отмечают, что производство чипов с помощью этой системы планируется примерно к 2028 году, хотя более реалистичной оценкой называется 2030-й. Если архитектурные инновации Huawei в итоге сойдутся с отечественной EUV-литографией, технологическая картина к концу десятилетия может кардинально измениться.

Teardown Kirin 9030 Pro наглядно демонстрирует: плотность транзисторов — уже не единственный критерий лидерства, а путь через архитектурную оптимизацию и производственную изобретательность способен давать неожиданно сильные результаты даже в условиях жёстких технологических ограничений.

Источник: Notebookcheck