Группа исследователей из Стэнфорда, Университета Карнеги-Меллона, Пенсильванского университета и Массачусетского технологического института разработали и в партнёрстве с компанией SkyWater Technology изготовили прототип, как они утверждают, первой монолитной трёхмерной интегральной схемы. Разработчики также заявили о существенном повышении производительности у такой схемы по сравнению с традиционными плоскими кристаллами.

Чип отличается от традиционных двухмерных схем тем, что находящиеся в нём память и логические элементы располагаются непосредственно друг над другом в рамках единого монолитного кристалла. Вместо сборки нескольких готовых слоёв кристаллов в единый корпус, исследователи последовательно создавали каждый слой чипа на одной и той же пластине, используя низкотемпературный процесс, разработанный для предотвращения повреждения нижележащей схемы. Технология в том числе позволяет создать плотную сеть из вертикальных межсоединений, сокращающих пути передачи данных между ячейками памяти и вычислительными блоками.

Прототип чипа был изготовлен на производственной линии SkyWater по выпуску 200-мм кремниевых пластин с использованием зрелых техпроцессов уровня 90–130 нм. В чип интегрирована традиционная кремниевая CMOS-логика с резистивными слоями ОЗУ и полевыми транзисторами на основе углеродных нанотрубок. Всё изготовлено при температуре около 415 °C. По словам исследователей, предварительные аппаратные тесты показывают примерно четырёхкратное увеличение пропускной способности чипа по сравнению с аналогичной 2D-реализацией, работающей с аналогичной задержкой и размерами.

Помимо измеренных аппаратных результатов, исследователи также оценили потенциал производительности подобного чипа с помощью моделирования. Конструкции с дополнительными уровнями памяти и вычислительных ресурсов показали до двенадцатикратного повышения производительности при выполнении задач, связанных с искусственным интеллектом, включая модели, созданные на основе LLaMA компании Meta✴. Разработчики также утверждают, что в конечном итоге эта архитектура может обеспечить 100–1000-кратное улучшение в показателе энергосбережения за счёт дальнейшего масштабирования вертикальной интеграции, а не уменьшения размеров транзисторов.

Хотя в академических лабораториях ранее уже демонстрировались экспериментальные образцы 3D-чипов, команда подчёркивает, что эта работа отличается тем, что она создана в условиях коммерческого производства, а не в рамках специализированной исследовательской линии. Специалисты компании SkyWater, участвовавшие в проекте, охарактеризовали его как доказательство того, что монолитные 3D-архитектуры могут быть внедрены в производственные процессы, а не оставаться лишь внутри университетских лабораторий.

«Превратить передовую академическую концепцию в нечто, что может производить коммерческая фабрика, — это огромная задача», — сказал Марк Нельсон (Mark Nelson) соавтор проекта и вице-президент по технологиям в SkyWater Technology.

Команда представила результаты своего исследования на Международной конференции IEEE по электронным устройствам (IEDM 2025), проходившей с 6 по 10 декабря

Источник

Группа исследователей из Стэнфорда, Университета Карнеги-Меллона, Пенсильванского университета и Массачусетского технологического института разработали и в партнёрстве с компанией SkyWater Technology изготовили прототип, как они утверждают, первой монолитной трёхмерной интегральной схемы. Разработчики также заявили о существенном повышении производительности у такой схемы по сравнению с традиционными плоскими кристаллами.

Чип отличается от традиционных двухмерных схем тем, что находящиеся в нём память и логические элементы располагаются непосредственно друг над другом в рамках единого монолитного кристалла. Вместо сборки нескольких готовых слоёв кристаллов в единый корпус, исследователи последовательно создавали каждый слой чипа на одной и той же пластине, используя низкотемпературный процесс, разработанный для предотвращения повреждения нижележащей схемы. Технология в том числе позволяет создать плотную сеть из вертикальных межсоединений, сокращающих пути передачи данных между ячейками памяти и вычислительными блоками.

Прототип чипа был изготовлен на производственной линии SkyWater по выпуску 200-мм кремниевых пластин с использованием зрелых техпроцессов уровня 90–130 нм. В чип интегрирована традиционная кремниевая CMOS-логика с резистивными слоями ОЗУ и полевыми транзисторами на основе углеродных нанотрубок. Всё изготовлено при температуре около 415 °C. По словам исследователей, предварительные аппаратные тесты показывают примерно четырёхкратное увеличение пропускной способности чипа по сравнению с аналогичной 2D-реализацией, работающей с аналогичной задержкой и размерами.

Помимо измеренных аппаратных результатов, исследователи также оценили потенциал производительности подобного чипа с помощью моделирования. Конструкции с дополнительными уровнями памяти и вычислительных ресурсов показали до двенадцатикратного повышения производительности при выполнении задач, связанных с искусственным интеллектом, включая модели, созданные на основе LLaMA компании Meta✴. Разработчики также утверждают, что в конечном итоге эта архитектура может обеспечить 100–1000-кратное улучшение в показателе энергосбережения за счёт дальнейшего масштабирования вертикальной интеграции, а не уменьшения размеров транзисторов.

Хотя в академических лабораториях ранее уже демонстрировались экспериментальные образцы 3D-чипов, команда подчёркивает, что эта работа отличается тем, что она создана в условиях коммерческого производства, а не в рамках специализированной исследовательской линии. Специалисты компании SkyWater, участвовавшие в проекте, охарактеризовали его как доказательство того, что монолитные 3D-архитектуры могут быть внедрены в производственные процессы, а не оставаться лишь внутри университетских лабораторий.

«Превратить передовую академическую концепцию в нечто, что может производить коммерческая фабрика, — это огромная задача», — сказал Марк Нельсон (Mark Nelson) соавтор проекта и вице-президент по технологиям в SkyWater Technology.

Команда представила результаты своего исследования на Международной конференции IEEE по электронным устройствам (IEDM 2025), проходившей с 6 по 10 декабря

Источник